RISC-V 勢不可擋：主題演講稱其已是大勢所趨 （★ 64 分）
RISC-V 指令集架構（Instruction Set Architecture, ISA）正從微控制器與特殊用途裝置，進入企業級資料中心和伺服器市場。SiFive 與 RISC-V International 首席架構師、柏克萊 RISC-V 計畫負責人 Krste Asanović 在 2026 年歐洲 RISC-V 峰會上表示，採用 RISC-V 的應用處理器與伺服器級晶片已開始出現；Qualcomm、Nvidia、Meta、Google 和 Alibaba 等業者也正把相關技術納入產品。文章認為，RISC-V 已不只是邊緣裝置的彈性選項，而是開始挑戰既有的專有處理器架構。
這波進展的核心是 2024 年 10 月核准的 RVA23 應用處理器設定檔（profile），以及搭配的伺服器平台規格。兩者為硬體與軟體建立共同基礎，讓開發者能在實際晶片上測試，而不必只靠模擬器。為了改善效能一致性，RISC-V 也提出 Oilsm、Ovlt 等最佳化指引，明確規範硬體應如何處理未對齊的記憶體存取；例如，軟體可以假定這類操作由硬體快速完成，而不是透過較慢的「陷阱並模擬」（trap-and-emulate）方式處理。Asanović 強調，這些指引並非單純建議，而是讓軟體生態系能以高效能硬體為基準撰寫程式。
文章也把人工智慧工作負載視為 RISC-V 的重要機會。Asanović 借用「輪迴之輪」（Wheel of Reincarnation）概念說明，人工智慧加速器往往會從特殊用途引擎逐漸增加通用功能，最後成為獨立處理器；RISC-V 的模組化設計可同時擔任人工智慧主機、裝置端處理器，或縮小到嵌入式系統使用，並持續強化數位訊號處理（DSP）與向量運算能力。在安全方面，RISC-V 正推動監督者實體記憶體保護（SPMP）、輸入輸出實體記憶體保護（IOPMP）與機密運算功能，並把 CHERI（Capability Hardware Enhanced RISC Instructions，一種以硬體強化記憶體安全的技術）設計成新的基礎指令集 RV32Y 與 RV64Y。微控制器方面，RVM 設定檔則試圖把快速中斷、巢狀保護與追蹤功能標準化，避免過度客製化造成軟體生態系分裂。不過，文章也承認，RISC-V 要在資料中心勝出仍需數代硬體演進，真正的難題已不只是技術，而是硬體供應與開發者需求能否形成健康循環。
Hacker News 上的討論對 RISC-V 的前景較為審慎。較樂觀的留言指出，RVA23 晶片出現後，已有更多軟體套件能在平台上編譯與執行，雖然目前通常還沒有充分最佳化；微控制器市場，尤其是 Espressif 等業者的產品，可能成為軟體成熟的早期來源。留言者也列舉 Framework Laptop 的 RISC-V 主機板、Orange Pi RV2 與 SpacemiT K3 等硬體，顯示支援 RVV（RISC-V 向量延伸）的實體平台正在增加。不過，Dart 開發者反映，將 WebAssembly 的 SIMD（單指令多資料）抽象概念對應到 RVV 並不容易，且可供測試的高效能硬體仍然有限，這凸顯軟體工具鏈與實際效能之間的落差。
批評者則認為，「RISC-V 不可避免」言之過早：先進功能的底層智慧財產（IP）未必公開，免費的設計不一定具備競爭力，指令集版本與設定選項過多也可能造成分裂；ARM 在效能、軟體相容性與供應鏈上仍有明顯優勢。消費市場尤其受軟體慣性牽制，Apple 掌握自家晶片，Microsoft 尚未完全脫離 x86，而 Android 生態系也沒有迫切動機放棄 ARM。CHERI 的討論同樣分歧：贊成者認為它能為不安全的 Rust 或既有 C 程式提供額外的記憶體防護，未來可用於高完整性系統、安全隔離區（Secure Enclave）與可信平台模組（TPM）；反對者則認為，採用新的基礎指令集會增加硬體與軟體遷移成本，製造商缺乏足夠商業誘因，而部分問題以軟體方式即可解決。整體而言，RISC-V 的開放授權確實可能促成競爭並提高企業與 ARM 談判時的籌碼，但能否進入主流，仍取決於伺服器效能、軟體成熟度和大規模商業採用。
👥 45 則討論、評論 💬
https://news.ycombinator.com/item?id=48916805