設計一個低延遲的 10G 乙太網核心（2023） （★ 102 分）
作者在這篇部落格系列的開篇文章中，介紹了自己如何以個人專案的方式開發一個低延遲 10G 乙太網路 (Ethernet) 核心，運行於 FPGA (可程式化邏輯閘陣列) 上。這個專案的目的在於探索高頻寬乙太網設計與低延遲邏輯的最佳化技術，並藉此提升作者對 FPGA 設計與高速通訊的實戰經驗。該設計在環迴 (loopback) 測試中的延遲低於 60 奈秒，已接近市售專業產品的水準。文章預告後續篇章將依序探討設計概要與驗證、降低延遲的技術手法、與市面上其他低延遲核心的比較以及潛在改進方向等內容。
文中提到，此專案除了自製乙太網核心本身外，也注重測試與驗證流程。作者採用了以 Python 為基礎的驗證框架 `cocotb` 與 `pyuvm`，讓開發者能以高階語言撰寫 FPGA 測試程式，進而更有效率地進行模擬與除錯。此外，文章也提供多個技術背景資料來源，讓讀者可補充對乙太網路第 1 層與第 2 層架構的理解，如 10G PHY (實體層) 的 64B/66B 編碼概念、IEEE 802.3 規範等，為後續篇章建立基礎。
Hacker News 討論區的留言多聚焦於延遲表現與應用場景。許多讀者注意到作者的背景來自 Jane Street，一家以高度自動化和極低延遲交易聞名的金融公司，因此推測這樣的技術開發極有可能與高頻交易 (HFT, High-Frequency Trading) 相關。部分人驚訝於延遲可低至 60 奈秒，並補充市面上有部分交換器達到約 4 奈秒的延遲，但那通常是特化硬體設計，實作難度極高。有工程師指出，像這類的低延遲設計並非以「指令週期」為核心思維，而是直接在硬體邏輯層處理信號流，因此延遲瓶頸極大程度上受到實體電氣傳輸時間的限制。
另一些留言延伸到市場應用層面。例如有人討論 24/7 全時段金融市場是否真有實際需求，或僅僅出於技術可行性而推進。部分留言認為無論市場是否全天候營運，系統穩定與可靠性都至關重要，特別是在每停機一小時可能造成數百萬美元損失的環境中。其他工程師則分享自己在 FPGA 通訊設計上的經驗，指出要兼顧速度、可維護性與功耗是一項極具挑戰的工程取捨。
整體而言，文章與討論共同呈現了低延遲乙太網設計領域的技術深度與實務挑戰。對 FPGA 和高速度網路設計有興趣的工程師而言，這系列內容不僅展示了高效能硬體設計的技術巧思，也反映出該技術在金融通信、高頻交易與高性能運算領域的實際價值與極限追求。
👥 25 則討論、評論 💬
https://news.ycombinator.com/item?id=45522406